PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-102312

(43) Date of publication of application: 23.04.1993

(51)Int.Cl.

H01L 21/82 H03K 3/356 H03K 19/0175

(21)Application number: 03-261555

(71)Applicant : NEC CORP

(22)Date of filing:

09.10.1991


(72)Inventor: OYAMADA MAKOTO

(54) SEMICONDUCTOR INTEGRATED CIRCUIT

(57)Abstract:

PURPOSE: To make a timing design easy and to efficiently design a circuit provided with a plurality of power supplies in a semiconductor integrated circuit which is constituted by connecting functional blocks.

CONSTITUTION: A semiconductor integrated circuit which is constituted by connecting functional blocks is provided with a feature that all input terminals of all the functional blocks as its constituent elements are connected to only gate electrodes for MOS transistors. The figure is an example of the functional blocks as the constituent elements; a data input terminal 1 and a clock input terminal 15 are connected to gate electrodes for MOS transistors which constitute inverters (CMOS) 2, 16, respectively.



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-102312

(43)公開日 平成5年(1993)4月23日


(51)Int.Cl. ⁵ H 0 1 L	21/82	識別記号	庁内整理番号	FI				技術表示箇所
	3/356 19/0175	C	7328-5 J					
	•		9169-4M	H 0 1 L	21/ 82		P	
			6959-5 J	H 0 3 K	19/ 00	101	K	
				審查請求 未請求	請求項	の数1(全 4	頁)	最終頁に続く
(21)出願番号	· 特願平3-261555			(71)出願人	00000423	37		
					日本電気	株式会社		
(22)出願日	平成3年(1991)10月9日				東京都港	赵芝五丁目7	番1号]
				(72)発明者	小山田	誠		
					東京都港	赵芝五丁目7	番1号	日本電気株式
					会社内			
				(74)代理人		内原 晋		

(54) 【発明の名称】 半導体集積回路

(57)【要約】

【目的】機能ブロックを接続することにより構成される 半導体集積回路において、タイミング設計の容易化と、 複数の電源を有する回路の設計の効率化を実現する。

【構成】機能ブロックを接続することにより構成される 半導体集積回路において、その構成要素である全ての機 能ブロックの全ての入力端子がMOSトランジスタのゲ ート電極のみに接続されるという特徴を備えている。図 1は構成要素となる機能ブロックの1例でありデータ入 力端子1、クロック入力端子1,5の両者について、そ れぞれインバータ(CMOS)2,16を構成するMO Sトランジスタのゲート電極に接続されている。



【特許請求の範囲】

【請求項1】 機能ブロックを接続することにより構成される半導体集積回路において、構成要素となる全ての機能ブロックの全ての入力端子がMOSトランジスタのゲート電極のみに接続されることを特徴とする半導体集積回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体集積回路に関し、 特に機能ブロックを接続することにより構成される半導 体集積回路に関する。

[0002]

【従来の技術】従来、機能ブロックを接続することによ り構成される半導体集積回路に関し、これを構成する機 能ブロックの1例としてマスタースレイブ型のフリップ フロップ回路をCMOS構成で実現した例を図3に示 す。ここで34はデータ入力端子、36,37,40, 41はトランスファゲート(CMOS)、38,39, 42, 43, 44, 45, 48, 49はインバータ(C MOS)、35はクロック入力端子、46,47は出力 端子である。また図4は、このフリップフロップ回路の 構成要素の1つであるトランスファゲート(CMOS) 36,37,40,41のトランジスタレベルの回路図 であり、50,55は双方向端子、51は電源端子、5 2は接続端子、53,54はスイッチング入力端子、5 6はPチャネルMOSトランジスタ、57はNチャネル MOSトランジスタを示す。このトランスファゲートに おいて、スイッチング入力端子53,54がそれぞれし レベルとHレベルになるとPチャネルMOSトランジス タ56、NチャネルMOSトランジスタ57共にON状 態となり、双方向端子50,55の間で信号の伝搬が可 能となる。また、スイッチング入力端子53,54がそ れぞれHレベルとLレベルになると、PチャネルMOS トランジスタ56, NチャネルMOSトランジスタ57 が共にOFF状態となり、双方向端子50と55の間は 絶縁される。従って、図3のフリップフロップ回路のク ロック入力端子35がLレベルになると、トランスファ ゲート(CMOS) 36, 41がON状態、トランスフ ァゲート(CMOS) 37, 40がOFF状態となり、 トランスファゲート(CMOS)37、インバータ(C MOS)38,39からなるループ(以下第1のループ とする)はデータがスルーの状態、トランスファゲート (CMOS) 41、インバータ (CMOS) 42, 44 からなるループ(以下第2のループとする)はラッチ状 態となりこの時出力端子46,47に出力される信号は データ入力端子34に入力される入力信号に依存せず、 常に第2のループにラッチされているデータが出力され る。一方、クロック入力端子がHレベルになると、トラ ンスファゲート(CMOS) 36, 41がOFF状態、

トニンフフッゲート (CMOC) コフ IAがONH酢

となり、第1のループはラッチ状態、第2のループはスルー状態となり、第1のループにラッチされているデータが出力端子46,47に出力され、この時の出力信号はデータ入力端子34に入力される入力信号に依存しない。また、第1のループにラッチされるデータは、クロック入力端子35がLレベルからHレベルに変化する。従来、このフリップフロップ回路のように、データの入力端子に入力されている入力信号である。従来、このフリッププロップ回路のように、データの入力はアートで制御する機能ブロックにおいて、トランスファゲートで制御する機能ブロックにおいをトランスファゲートで制御する機能ブロックにおいたトランスファゲートを用いた機能ブロックにおいて、トランスファゲートの双方向端子が入力端子に直接接続されているものが存在した。

[0003]

【発明が解決しようとする課題】しかしながら、半導体集積回路の構成要素としてトランスファゲートの双方向端子が直接接続された入力端子を有する機能ブロック(説明の便宜上、以下この機能ブロックの1例として、図2を用いて説明する)を含む場合に、以下に示す2つの問題点を持つ。

【0004】まず第1の問題点は、図3に示す機能ブロ ックにおいて、トランスファゲート36を構成するPチ ャネルMOSトランジスタ56の基板電位以上の電圧を データ入力端子34に印加すると、トランスファゲート のスイッチング動作が保証されない点である。これは、 図4に示すトランスファゲートにおいて双方向端子50 に電源端子にかかる基板電位以上の電圧を印加すると電 源端子が接続された基板のN+ 拡散層と双方向端子が接 続されたPチャネルMOSトランジスタ56のP+ 拡散 層の間に順方向電流が流れ、トランスファゲート本来の スイッチング動作が阻害されるという理由による。この ため、このブロックを含むCMOS回路において、複数 の電源を用いた時、例えば、電源電圧5 V系の回路と 3. 3 V系の回路を有する半導体集積回路において、図 3に示す機能ブロックを電源電圧3.3Vで動作させる ことを考えた場合に、データ入力端子34に5V系の回 路の信号を直接印加できないといった不都合を生じる。 従って複数の電源を有する半導体集積回路設計する場 合、このようなブロックについて入力信号の振幅を考慮 する必要があり、回路設計を複雑にする一因となってい た。

【0005】また、第2の問題点は、図3に示す機能ブロックにおいてトランスファゲート36がONである時にデータ入力端子18から見える容量は、インバータ38の入力ゲート容量と、トランスファゲート37を構成するPチャネルMOSトランジスタ56とNチャネルMOSトランジスタ57のデータ入力端子18が接続された側の。それぞれ P+ 世数層容量 Pが N+ 世数層容量 P

の和であるが、トランスファゲート36がOFFである時は、トランスファゲート36を構成するPチャネルMOSトランジスタ56とNチャネルMOSトランジスタ57のデータ入力端子34が接続された側の、それぞれP+拡散層容量とN+拡散層容量のみであり、トランスファゲート36がONであるかOFFであるかにより、データ入力端子34から見える容量が変化することに起因する。すなわちこのために、図3に示すブロックをお半導体集積回路に対して、遅延を考慮した論理シミュレーションを行う際、この機能ブロックのデータ入力端子34に接続された前段のブロックの信号伝搬遅延時間の算出時に、トランスファゲート34がONであるかOFFであるかを考慮しなければならなくなり、タイミング設計が難しくなる。

[0006]

. .

【課題を解決するための手段】機能ブロックを接続することにより構成される半導体集積回路において、その構成要素となる全ての機能ブロックの全ての入力端子がMOSトランジスタのゲート電極のみに接続されている。【0007】

【実施例】次に本発明について図面を参照して説明する。

【0008】図1は本発明の第1の実施例である半導体 集積回路を構成する機能ブロックの1例として示した、 マスタースレーブ型のフリップフロップをCMOS構成 で実現した回路である。1はデータ入力端子、2,5, 6, 8, 9, 11, 12, 16, 17はインバータ (C MOS) 、3, 4, 7, 10はトランスファゲート(C MOS)、13,14は出力端子、15はクロック入力 端子である。この様な構成であるから、データ入力端子 **1から見える容量は常にインバータ(CMOS)2のゲ** ート入力容量のみであり、トランスファゲート(CMO S) 3のON, OFFに影響されない。従って、遅延を 考慮した論理シミュレーションを行うにあたって図3に 示した機能ブロックに対してシミュレーションを実行す る時の様に、データ入力端子から見える容量の変化を考 慮する必要がなく、タイミング設計を容易化できる。更 に、入力端子は全てPチャネルMOSトランジスタ及び NチャネルMOSトランジスタのゲート電極に接続され ているため、入力ゲート耐圧の許容範囲内において入力 端子に電源電圧よりも高い電圧を印加しても動作が保証 される。このため、例えば電源電圧5 V系の回路と3. 3 V系の回路を有する多電源のCMOS回路において、 図1に示すブロックが電源電圧3.3Vで動作する場合 においても、インバータ(CMOS)2の入力ゲート耐 圧が5V以上である限り、データ入力端子1に電源電圧 5 V系の回路の信号を直接入力することができ、回路設 計の際に入力信号の振幅のことを、図3に示した機能ブ ロックのように考慮する必要がなく、回路設計を効率化 ズキァ

【0009】図2は本発明の第2の実施例である半導体 集積回路を構成する機能ブロックの1例として、マスタ ースレーブ型のフリップフロップをnMOS構成で実現 した回路である。18はデータ入力端子、21,22, 24, 25, 27, 28, 32, 33, 34はインバー タ(nMOS)、19,20,23,26はトランスフ ァゲート(nMOS)、29,30は出力端子、31は クロック入力端子である。このような構成であるからデ ータ入力端子18はトランスファゲート19のON, O FFに関係なく常にインバータ(nMOS)のゲート入 力容量のみである。従って遅延を考慮した論理シミュレ ーションを行うにあたってデータ入力端子42が直接ト ランスファゲート(nMOS)19のN+ 拡散層に接続 された機能ブロックに対してシミュレーションを実行す る時の様に、データ入力端子から見える容量の変化を考 慮する必要がなく、タイミング設計が容易になる。

【0010】以上、実施例1で示したのはCMOS回路、実施例2で示したのはnMOS回路の例であったが、実施例1で述べた複数の電源を用いた場合の回路設計の効率化という効果については、CMOS回路、BiCMOS回路について有効であり、また、実施例1,2で述べたタイミング設計の容易化という効果については、CMOS回路、nMOS回路、BiCMOS回路について有効である。

[0011]

【発明の効果】以上説明したように、本発明の機能ブロックを接続することにより構成される半導体集積回路は、構成要素である全ての機能ブロックについて、全ての入力端子がMOSトランジスタのゲート電極のみに接続されているため、nMOS回路, CMOS回路及びBiCMOS回路についてはタイミング設計の効率化を、またCMOS回路及びBiCMOS回路については、複数の電源を有する回路の設計の効率化を実現するという効果を有する。

【図面の簡単な説明】

【図1】本発明の第1の実施例の半導体集積回路を構成する機能ブロックの1例を示す回路ブロック図。

【図2】本発明の第2の実施例の半導体集積回路を構成する機能ブロックの1例を示す回路ブロック図。

【図3】従来の半導体集積回路を構成する機能ブロックの1例を示す回路ブロック図。

【図4】トランスファゲートのトランジスタレベルの回 路図。

【符号の説明】

1,18,34 データ入力端子

3, 7, 10, 36, 37, 40, 41 トランスファゲート (CMOS)

2, 5, 6, 8, 9, 11, 12, 16, 17, 38, 39, 42, 43, 44, 45, 48, 49 インバータ (CMOS)

21, 22, 24, 25, 27, 28, 32, 33, 3

インバータ(nMOS)

19, 20, 23, 26 トランスファゲート(nM

05)

15,31,35 クロック入力端子

50, 55 双方向端子 5 1 電源端子

5 2 接地端子

53, 54 スイッチング入力端子

5 6 **PチャネルMOSトランジスタ**


5 7 NチャネルMOSトランジスタ


【図1】


クトランスグゲート(CMOS) 3 17以みゲ-KCMOS) 8 17)1-9 5 (CMQS) 91711-9 51218-9(CMOS) 17-9入城部 CKB (CMOS) 经出地 ンパータ (CMOS) 1217-9 (cMos) 代出城 4 19:2715-1 X (CMOS) CK 61218-9 15 クロック入力端子 (CMOS) CK (CMOS) たインバーダ カインドタ(cMOS) (cMOS) 161714 - CKB (CMOS)

【図3】

[図2]







【図4】

フロントページの続き

識別記号

庁内整理番号

FI

HO3K 19/00

101 N

技術表示箇所

(51) Int. CI. 5

6959-5 J